一種工作在亞閾值條件下的低功耗九管SRAM單元的設(shè)計(jì).pdf

1、隨著集成電路產(chǎn)業(yè)的迅猛發(fā)展，器件的尺寸正朝著納米級(jí)階段進(jìn)一步縮小，芯片單位面積上的功耗密度也越來(lái)越大，這使得功耗已從速度、面積、成本等眾多集成電路瓶頸中脫穎而出成為影響SOC芯片設(shè)計(jì)的關(guān)鍵因素。存儲(chǔ)器占據(jù)了SOC系統(tǒng)芯片面積的90％以上，而靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM又以其良好的特性占據(jù)片上存儲(chǔ)器的絕大部分。近年來(lái)，將系統(tǒng)供電電壓降低到近閾值或亞閾值區(qū)域能極大地降低芯片的功耗，這是亞閾值設(shè)計(jì)的中心思想。所以設(shè)計(jì)一款能工作在近閾值或亞閾值區(qū)

2、域的低功耗SRAM存儲(chǔ)單元對(duì)于降低SOC芯片功耗具有重大的意義。
　　本論文在調(diào)研了近年來(lái)國(guó)內(nèi)外對(duì)低功耗SRAM研究現(xiàn)狀的基礎(chǔ)上，從減小SRAM存儲(chǔ)陣列基本單元的功耗入手，著力于解決當(dāng)今SOC系統(tǒng)芯片對(duì)低功耗的迫切需求。在對(duì)SRAM發(fā)展至今包括傳統(tǒng)六管單元在內(nèi)的幾款比較成熟的基本存儲(chǔ)單元做了詳細(xì)的介紹和分析之后，提出了本論文設(shè)計(jì)的亞閾值低功耗九管存儲(chǔ)單元。SRAM的功耗可分為靜態(tài)功耗和動(dòng)態(tài)功耗，工作在亞閾值區(qū)域的SRAM存儲(chǔ)單元功