高壓VDMOS的設(shè)計與工藝仿真.pdf

1、隨著電力電子技術(shù)的高速發(fā)展，高壓VDMOS器件的作用正日益顯現(xiàn)出來。但是目前VDMOS功率器件的研制在我國還處于起步階段，對于高壓VDMOS的研究還不夠成熟。因此本課題旨在設(shè)計高壓VDMOS功率器件結(jié)構(gòu)并對其進行仿真和工藝研究。
　　本文從VDMOS的特點和應用領(lǐng)域出發(fā)，介紹了VDMOS功率器件的基本結(jié)構(gòu)和工作原理，詳細分析了影響VDMOS性能的重要參數(shù)，其中最重要的就是擊穿電壓和導通電阻的權(quán)衡問題；著重論證并建立了VDMOS的導

2、通電阻模型和寄生電容模型；另外還分析了轉(zhuǎn)移特性、擊穿特性等器件重要特性。
　　在器件結(jié)構(gòu)設(shè)計方面，從物理結(jié)構(gòu)及相關(guān)參數(shù)出發(fā)進行了設(shè)計計算。分析了元胞基本結(jié)構(gòu)及工作原理，在滿足預設(shè)擊穿電壓基礎(chǔ)上，設(shè)計器件各部分尺寸及摻雜濃度；在工藝方面，優(yōu)化設(shè)計了高壓VDMOS的工藝流程，計算并調(diào)整了工藝參數(shù)，最后利用SENTAURUS PROCESS編譯仿真了VDMOS模型，將工藝仿真結(jié)果導入到SENTAURUS DEVICE中進行器件仿真；在終