寬帶CMOS鎖相環(huán)中的VCO設(shè)計(jì).pdf

1、近年來，隨著通信事業(yè)的飛速發(fā)展，人們對(duì)射頻接收前端提出了越來越高的要求，而作為鎖相環(huán)（Phase Locked Loop，PLL）的核心組成模塊的壓控振蕩器（Voltage ControlledOscillator，VCO），則是接收機(jī)設(shè)計(jì)中極具挑戰(zhàn)性的部分，寬帶、低噪聲、快速鎖定的VCO的設(shè)計(jì)是實(shí)現(xiàn)高性能射頻通信系統(tǒng)的關(guān)鍵。
　　 論文基于特許半導(dǎo)體（Chartered）0.18μm CMOS工藝，設(shè)計(jì)了一個(gè)覆蓋范圍為1.8G

2、Hz～3GHz的VCO，首先總結(jié)了VCO的研究現(xiàn)狀，并根據(jù)應(yīng)用背景明確了VCO的設(shè)計(jì)指標(biāo)，詳細(xì)分析了 VCO的設(shè)計(jì)理論，包括振蕩器工作原理、VCO性能指標(biāo)、常用結(jié)構(gòu)以及相位噪聲理論等，在此基礎(chǔ)上總結(jié)了VCO相位噪聲優(yōu)化技術(shù)。論文采用兩個(gè)VCO切換，結(jié)合電容開關(guān)陣列切換的方式實(shí)現(xiàn)1.8GHz～3GHz的寬調(diào)諧范圍。5-bits的二進(jìn)制控制信號(hào)對(duì)予頻帶進(jìn)行控制，其中最高位對(duì)兩個(gè)VCO進(jìn)行切換，低四位對(duì)電容開關(guān)陣列進(jìn)行控制，將頻帶劃分為32個(gè)

3、頻段。為了減小鎖相環(huán)的鎖定時(shí)間，論文中設(shè)計(jì)了一個(gè)自適應(yīng)頻率校準(zhǔn)（Adaptive Frequency Calibration，AFC）電路，快速產(chǎn)生VCO的控制代碼，選擇合適的頻率邊帶。通過對(duì)AFC電路的算法優(yōu)化、計(jì)數(shù)值優(yōu)化有效地提高了鎖定速度。
　　 在電路設(shè)計(jì)完成后，用Cadence Virtuoso軟件設(shè)計(jì)版圖。本次設(shè)計(jì)在Chartered進(jìn)行了流片。設(shè)計(jì)測(cè)試方案，對(duì)芯片進(jìn)行測(cè)試驗(yàn)證，結(jié)果顯示該VCO的調(diào)諧范圍能夠覆蓋1.