版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、丫771115飯旦大學(xué)學(xué)校代碼：10246學(xué)號：022021042碩士學(xué)位論文系統(tǒng)芯片rSOC)測試鮚構(gòu)與內(nèi)建自測試技術(shù)研究專姓憋羲冀挈意茹童立莨瞄一摘要AbstractWimintegratedcircuitscomeintotheeraofSystemoi1一a—ChiptestingofICsisfacedwithmoreandmorechallengeComparedtothetestoftraditionalASICs，SOC
2、testingismuchmoredifficult。BuiltinSelftest圓IST)isamethodthatrealizesthetestingcircuitwhoseaimistotestingthecircuitonthechipComparedtootherDesignfortestsolution，BISTtechniquehasmanymeritsItcancarryoutatspeedtest，needsless
3、testingtime，relievestherequirementofAtltomationTestEquipment(ATE)，andalsoautomatizesandintelligentizesICtestingThisthesismainlydiscussesSOCtest8tlllCtui℃sandBISTbasedSOCtestmethodsWeproposedaimprovedsafe—controlledtestwr
4、appercell。Comparedtotheothers，proposedwrappercellhasthecharactersofrapidandsafeandwillnotreducedthefaultcoverageofchipalsoitcanreducethepowerduringtestingInthisthesis，weproposedtheconceptionofBISTIPcoreAndthenaccomplishe
5、dthestructuredesignandmoduledesignofakindofBIST1PcoleThestructureofourBISTIPcoremainlyincludefollowingfivemechanismsThereare1engthvariablereseedmechanism，IFcorelevelpseudorandomtestpatternsharingmechanism，Test—AccessMech
6、anism，chipleveltestresourcescheduleandcontrolmechanism，testingreusableBISTIPCOremechanism，Betweenthesefive，thefirsttwomechanismsarcdedicatedtoredueedtestingtimeofSOCTestAccessMechanismofourBISTIFcoreisbasedontheimproveds
7、afe—controlledtestwrappercellweproposed，andadoptsakindoftri—statetestbusstructureChip—leveltestresourcescheduleandcontrolmechanismmainlyinchargeofthecontrolofIFcoresandUser—Defined—Logicduringtestmodebytheexternaltestins
8、tructionsInthemeanlLmeconsidering也edefectsmayalSOexistedintheBISTIPcoremoduleduringchipmanufacture，SOwefirstlyapplySCantesttotheBISTIPCOreitselfAfterverifiedtheBISTIPcoreisfaultlesswestartupBISTIFcoretotest也ewholeSOCAfte
9、rthestructuredesign，wecompletethemoduledesignofthisBISTIPCoreusingparameterizeddesignmethodTheBISTIPCOreisabout12000gateswithatypicalconfigurationsynthesizedbySMICO1Sumteclinique：Thethesisisendedbythediscussionofbasispri
10、neipleanddedicatedapplicationmethodofthelengthvariablereseedmechanismandIP—corelevelpseudorandomtestpaRemsharingmechanismWeuselSCAS’85andISCAS’89asbenchmarksanddothesimnlationResultsofexperimentssheWthatthcsetwometho出wil
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- SoC中內(nèi)建自測試設(shè)計(jì)技術(shù)研究.pdf
- SoC存儲(chǔ)器內(nèi)建自測試技術(shù)研究.pdf
- NoC系統(tǒng)的內(nèi)建自測試(BIST)技術(shù)研究.pdf
- 數(shù)據(jù)采集系統(tǒng)的內(nèi)建自測試技術(shù)研究.pdf
- 電子系統(tǒng)內(nèi)建自測試技術(shù)研究.pdf
- 系統(tǒng)芯片外建自測試技術(shù)研究.pdf
- 確定性邏輯內(nèi)建自測試技術(shù)研究.pdf
- 數(shù)字電路內(nèi)建自測試(BIST)設(shè)計(jì)與測試調(diào)度技術(shù)研究.pdf
- 嵌入式存儲(chǔ)器內(nèi)建自測試與內(nèi)建自修復(fù)技術(shù)研究.pdf
- 基于等確定位切分的SoC內(nèi)建自測試方法研究.pdf
- 內(nèi)建自測試的重復(fù)播種測試生成研究.pdf
- 鎖相環(huán)內(nèi)建自測試研究.pdf
- SoC嵌入式Flash的內(nèi)建自測試方法的研究與實(shí)現(xiàn).pdf
- 基于多目標(biāo)進(jìn)化算法的內(nèi)建自測試(BIST)測試生成技術(shù)研究.pdf
- 軟件內(nèi)建自測試中的測試程序生成.pdf
- 基于軟件內(nèi)建自測試的測試用例研究.pdf
- 嵌入式存儲(chǔ)器內(nèi)建自測試和內(nèi)建自修復(fù)技術(shù)研究.pdf
- 內(nèi)建自測試march算法的優(yōu)化研究.pdf
- 低功耗內(nèi)建自測試（BIST）設(shè)計(jì)技術(shù)的研究.pdf
- 基于進(jìn)化算法的低功耗內(nèi)建自測試(BIST)技術(shù)研究.pdf
評論
0/150
提交評論