基于SystemVerilog語言功能驗證平臺的研究與應用.pdf

1、全面快速的設計驗證是芯片設計成功的關鍵所在,當前業(yè)界在驗證方面關注的焦點是功能驗證。但是隨著芯片的功能越來越多,結構越來越復雜,導致驗證的工作量大大增加,當人們用傳統(tǒng)的驗證工具和方法難以按時完成驗證工作時,就出現(xiàn)了所謂“驗證危機”。
　　為了適應這種形勢,芯片驗證的工具和方法正在發(fā)生迅速而深刻的變革?，F(xiàn)在基于RTL(Register Transmit Level)語言的驗證方法正在向基于系統(tǒng)級語言的驗證方法過渡,導致了高級驗證語言

2、的出現(xiàn)和標準化,基于高級驗證語言的驗證方法學逐漸成為解決眾多驗證問題的一條有希望的途徑。
　　本論文的工作重點就是通過研究基于高級驗證語言的驗證方法學,提出一種基于高級驗證語言并綜合利用直接測試、約束隨機測試、面向對象編程、層次化設計、覆蓋驅動驗證和基于斷言的形式化屬性檢查驗證等多種驗證技術的事務級驗證方法,針對該驗證方法的特點選擇了IEEE標準語言SystemVerilog語言作為實現(xiàn)該方法學的載體。
　　論文重點分析了驗

3、證平臺及其層次的功能和設計方法,并將各個層次組合成完整的驗證環(huán)境,分析了基于分層思想的驗證平臺的設計方法,包括驗證平臺中所含的驗證組件的工作原理。基于分層思想的驗證環(huán)境具有通用性,可根據被測對象的不同加以改動以實現(xiàn)重用的目的。隨后通過驗證實驗和工程實踐具體分析該驗證平臺的優(yōu)缺點。
　　論文基于這種驗證方法設計液晶顯示屏控制器(Liquid-Crystal Display Controller,LCDC)通用驗證平臺,使動態(tài)仿真較傳