基于電路信息的SPM功耗模型研究.pdf

1、隨著半導體制造工藝的進步，功耗問題成為嵌入式設(shè)計領(lǐng)域一個新的挑戰(zhàn)。研究表明片上存儲子系統(tǒng)已成為片上系統(tǒng)主要功耗來源。SPM（Scrach-pad Memory）作為一種片上存儲器具有面積小、功耗低的優(yōu)勢，被廣泛應用在嵌入式系統(tǒng)中。為了準確的反映和評估SPM對系統(tǒng)功耗的影響，對SPM進行功耗建模已經(jīng)成為嵌入式低功耗研究重點之一。 針對以往門級靜態(tài)功耗模型不能有效評估SPM靜態(tài)功耗的問題，本文系統(tǒng)分析了SPM存儲陣列、地址解碼、列邏

2、輯等子電路在空閑、預充電、讀/寫階段泄漏電流產(chǎn)生原理，在晶體管級上提出一種基于模擬的SPM靜態(tài)功耗模型，評估SPM電路靜態(tài)功耗。 針對以往平均功耗模型不能反映電路實際功耗隨電路輸入而改變的特征，對基于SPM部件的低功耗編譯優(yōu)化技術(shù)支持不足的問題，本文提出一種反映電路活躍度的SPM動態(tài)功耗模型以評估SPM電路動態(tài)功耗。模型通過程序執(zhí)行時SPM的電路輸入/輸出信息確定各子電路電路活躍度的變化，計算電路翻轉(zhuǎn)電容，評估SPM動態(tài)功耗。

3、 為了獲得程序執(zhí)行時SPM的電路輸入/輸出信息，本文在SimpleScalar的基礎(chǔ)上設(shè)計了一個模擬SPM訪問的性能模擬器。仿真執(zhí)行時，模擬器首先將基準程序的可執(zhí)行文件裝載到SPM空間中，然后從SPM空間中取指，并對指令解碼和模擬執(zhí)行，輸出指令地址等程序運行時信息，結(jié)合上述SPM功耗模型，計算得到SPM的實際功耗。 實驗結(jié)果表明，在模擬SPM整體功耗時，本文提出的靜態(tài)功耗模型模擬速度快，并能將誤差控制在25％以內(nèi)，動態(tài)功耗