數(shù)字電路測(cè)試壓縮方法研究.pdf

1、測(cè)試壓縮在保障測(cè)試質(zhì)量前提下，能有效地減少數(shù)字集成電路的測(cè)試數(shù)據(jù)量和測(cè)試時(shí)間。它作為彌補(bǔ)測(cè)試能力提升速度和摩爾定律之間的差距的成功探索，有著巨大的理論價(jià)值和實(shí)踐意義，廣受學(xué)術(shù)界和工業(yè)界的關(guān)注。根據(jù)測(cè)試數(shù)據(jù)性質(zhì)的不同，測(cè)試壓縮可分為測(cè)試激勵(lì)壓縮和測(cè)試響應(yīng)壓縮兩個(gè)方面。本文在激勵(lì)壓縮和響應(yīng)壓縮兩方面都開(kāi)展了工作，提出了多種壓縮方法和電路原型，并使用一些自組裝的大電路和工業(yè)界電路對(duì)這些方法和原型進(jìn)行了驗(yàn)證。本文的創(chuàng)新點(diǎn)有： 1．提出了

2、Variable-Tail編碼，并應(yīng)用Variable-Tail編碼進(jìn)行激勵(lì)壓縮。Variable-Tail是一種變長(zhǎng)一變長(zhǎng)的編碼，如果向量中不關(guān)心位密度比較高，Variable-Tail壓縮率比Golomb更高。測(cè)試功耗可以和測(cè)試壓縮協(xié)同優(yōu)化，本文提出了一種有效海明距離排序算法，該排序算法改善了測(cè)試向量中的游程分布，使其同時(shí)有利于測(cè)試壓縮和測(cè)試功耗優(yōu)化。實(shí)驗(yàn)結(jié)果表明，同時(shí)使用Variable-Tail編碼和海明距離排序算法后的壓縮效果

3、，已經(jīng)非常接近于預(yù)測(cè)性編碼壓縮率的理論上界(兩者平均差值在1.26％左右)，測(cè)試功耗也僅為優(yōu)化前的80％。 2．提出了數(shù)字芯核的并行外殼設(shè)計(jì)。芯核串行外殼設(shè)計(jì)會(huì)帶來(lái)功耗和測(cè)試時(shí)間方面的代價(jià)。在測(cè)試向量不關(guān)心位分布規(guī)律研究中，發(fā)現(xiàn)了掃描切片重疊和部分重疊現(xiàn)象。多個(gè)重疊的掃描切片可以使用同一組寄存器值來(lái)裝載，這就大大減少了實(shí)際需要移入掃描鏈的數(shù)據(jù)量。同時(shí)，并行對(duì)掃描鏈進(jìn)行賦值可以減少測(cè)試功耗。實(shí)驗(yàn)結(jié)果表明，使用并行外殼設(shè)計(jì)后，測(cè)試時(shí)

4、間可以減少到串行外殼設(shè)計(jì)的2／3，測(cè)試功耗減少到串行外殼設(shè)計(jì)的1／15。 3．提出了3X壓縮結(jié)構(gòu)，這是本文的主要貢獻(xiàn)。3X壓縮結(jié)構(gòu)由X-Config激勵(lì)壓縮技術(shù)、X-Balance測(cè)試生成和掃描設(shè)計(jì)技術(shù)、X-Tolerant響應(yīng)壓縮技術(shù)三部分組成。X-Config激勵(lì)壓縮技術(shù)使用周期可重構(gòu)MUXs網(wǎng)絡(luò)作為解碼電路，相對(duì)于采用固定連接關(guān)系的Illinois掃描結(jié)構(gòu)，周期可重構(gòu)MUXs網(wǎng)絡(luò)中的連接關(guān)系可以周期性重構(gòu)，能提供更高的故障