寬頻段射頻電路的ESD保護設計.pdf

1、在集成電路制造過程中，靜電放電是眾多可靠性問題中最重要的一項。隨著集成電路尺寸的日益縮小和工作頻率的快速增加，對于射頻集成電路的靜電放電保護設計是CMOS工藝下射頻集成電路應用的關鍵性問題。射頻集成電路的每個I/O端都需要ESD保護電路。然而，ESD保護電路所帶來的寄生效應，將會對寬頻段射頻集成電路的阻抗匹配、噪聲指數和功率增益三方面的射頻性能有負面影響。隨著射頻電路工作頻率的增加，由ESD保護電路所引起的射頻性能下降將更明顯。因此，射

2、頻前端電路和ESD保護電路需要整合設計以同時提高射頻性能和ESD耐受度。 本文討論了射頻ESD保護設計中的新挑戰(zhàn)，ESD保護電路對射頻核心電路的影響，衡量射頻ESD設計的方法，列舉和討論了CMOS工藝下射頻電路的ESD防護架構。重點研究了等面積分布式靜電放電（ES-DESD）并在此基礎上改進得到的遞減面積分布式靜電放電（DS-DESD）防護架構。ES-DESD防護架構是指將ESD防護元件分成幾個等面積的單元安置在信號輸入端到內部