邊界掃描結(jié)構(gòu)支持下的內(nèi)建自測試(BIST)IP核設(shè)計研究.pdf

1、隨著集成電路設(shè)計和制造水平的不斷提高,其測試面臨著越來越多的困難,可測性(Design For Testability,DFT)設(shè)計成為解決測試問題的主要手段。目前比較成熟的可測性設(shè)計技術(shù)主要有掃描設(shè)計、內(nèi)建自測試(Built-in Self-test,BIST)、邊界掃描(Boundary Scan,BS)等。由于內(nèi)建自測試技術(shù)能在芯片內(nèi)部完成自測試,并且它在解決數(shù)字電路的測試問題上具有很多優(yōu)點,如能減少測試成本,實現(xiàn)全速測試,具有安

2、全性,封裝性,板級及系統(tǒng)測試的能力等,因此對于一個成熟的BIST技術(shù),如果能夠?qū)⑵浣?jīng)過簡單移植而應用于不同被測對象(Circuit Under Test,CUT),這將很大程度上節(jié)省設(shè)計時間及降低測試成本。
　　本文提出了邊界掃描結(jié)構(gòu)支持下的內(nèi)建自測試知識產(chǎn)權(quán)(Intellectual Property,IP)核設(shè)計方案,該方案主要根據(jù)IP核的設(shè)計流程對BIST結(jié)構(gòu)進行了總體設(shè)計和分模塊實現(xiàn)。在本設(shè)計中,矢量生成器模塊設(shè)計與響應分

3、析器模塊設(shè)計分別采用線性反饋移位寄存器(Lined Feedback Shift Register,LFSR)原理及雙特征分析原理進行功能實現(xiàn),并且在各子模塊設(shè)計時均考慮到端口的連接功能與模塊的復用功能。對子模塊重構(gòu)后,本文成功構(gòu)造了一個標準化的BIST IP核模板,該模板可根據(jù)被測電路信息重構(gòu)標準模板,生成可用于仿真、綜合實現(xiàn)的測試用核。最后進行該BIST IP核模板在邊界掃描結(jié)構(gòu)支持下的驗證。
　　驗證結(jié)果表明,該系統(tǒng)較好的完