版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、近年來隨著航天事業(yè)的蓬勃發(fā)展,各國逐漸意識到航天領(lǐng)域的重要性。航天事業(yè)的不斷進步與集成電路的發(fā)展息息相關(guān)。對于在太空環(huán)境中的航天器來說,集成電路部分會受到高能粒子輻射的影響產(chǎn)生單粒子效應(yīng),導(dǎo)致航天器出現(xiàn)錯誤甚至損壞。鎖存器作為集成電路中常用的存儲單元,并且在芯片中占有較大面積比例,因而更容易受到單粒子效應(yīng)的影響。
為研究并解決這個問題,本課題重點研究了基于SMIC65nm體硅CMOS工藝的抗輻射8管鎖存器單元的設(shè)計與實現(xiàn)。詳細
2、分析了版圖間距對單粒子效應(yīng)的影響,并采用保護環(huán)進行抗輻射加固。仿真結(jié)果表明加固后的8管鎖存器單元具有良好的抗輻射效果。課題的主要工作如下:
首先詳細介紹了輻射粒子的類型和輻射效應(yīng)產(chǎn)生的原理,并闡述了幾種現(xiàn)有的加固技術(shù),主要包括工藝級加固技術(shù),電路級加固技術(shù)和版圖級加固技術(shù)等。為了精確的分析單粒子效應(yīng)對器件的影響,采用Synopsys Sentaurus TCAD(Technology Computer Aided Design
3、)工具進行器件的物理建模,主要包括單管PMOS和NMOS,反相器以及8管鎖存器單元,并對反相器和8管鎖存器單元進行不同線性能量(LET, Linear Energy Transfer)的粒子轟擊實驗,來研究單粒子效應(yīng)對器件特性的影響。
然后,本文分別對正常間距和小間距的8管鎖存器單元進行粒子轟擊實驗,來研究器件間距對單粒子效應(yīng)的影響,進而確定合適的抗輻射版圖間距。
最后,本文采用保護環(huán)版圖加固技術(shù)對65nm體硅CMO
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于65NM體硅CMOS工藝SRAM 6管單元抗輻射加固技術(shù)的研究.pdf
- 65nm體硅CMOS工藝下單粒子瞬態(tài)效應(yīng)加固方法的研究.pdf
- 納米CMOS集成電路抗輻射加固鎖存器設(shè)計研究.pdf
- 納米工藝下CMOS集成電路抗輻射加固鎖存器設(shè)計.pdf
- 基于65nm CMOS工藝的高速SRAM設(shè)計.pdf
- 基于65nm CMOS的快速響應(yīng)LDO設(shè)計.pdf
- 基于65nm CMOS工藝的低功耗觸發(fā)器設(shè)計.pdf
- 一款基于65nm體硅工藝的抗輻照SRAM的設(shè)計與實現(xiàn).pdf
- 65nm NOR Flash工藝整合技術(shù)研究.pdf
- 65nm工藝DICE存儲單元的SEU機理分析與加固技術(shù)研究.pdf
- 65nm CMOS工藝28Gb-s EAM驅(qū)動器設(shè)計.pdf
- 基于65nm CMOS工藝高精度片上溫度傳感器設(shè)計.pdf
- 基于65nm CMOS工藝低能耗低噪聲LC振蕩器研究與設(shè)計.pdf
- 基于65nm CMOS的10位低功耗逐次逼近ADC.pdf
- 基于65nm CMOS工藝的系統(tǒng)芯片專用模擬IP研究與設(shè)計.pdf
- 基于65nm CMOS工藝的8Gbps時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計與實現(xiàn).pdf
- 65nm SRAM的設(shè)計.pdf
- CMOS集成電路抗輻射加固工藝技術(shù)研究.pdf
- 基于65nm CMOS工藝高速低功耗SAR ADC的研究與設(shè)計.pdf
- 基于65nm CMOS工藝的低功耗模擬基帶電路研究與設(shè)計.pdf
評論
0/150
提交評論