版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、近年來(lái)隨著便攜式設(shè)備的普及,人們對(duì)芯片的速度和功耗提出更加苛刻的要求。因此,高速低功耗設(shè)計(jì)成為主要的研究熱點(diǎn)和和重點(diǎn),研究各種高速低功耗的電路結(jié)構(gòu)是其中的一種方法之一。其中,電流模邏輯結(jié)構(gòu)電路由于其在高速系統(tǒng)中具有低功耗的優(yōu)勢(shì),而引起廣泛的關(guān)注。電流模邏輯結(jié)構(gòu)可分為雙軌和單軌兩種結(jié)構(gòu),它們的共同特點(diǎn)是抗干擾能力強(qiáng),功耗不因頻率變化而變化,和頻帶寬。與雙軌結(jié)構(gòu)相比,單軌結(jié)構(gòu)在實(shí)現(xiàn)相同邏輯功能時(shí)需要的MOS管數(shù)目少和面積??;并且連線相對(duì)簡(jiǎn)單
2、。
在當(dāng)今數(shù)字集成電路設(shè)計(jì)中,基于標(biāo)準(zhǔn)單元庫(kù)的設(shè)計(jì)方法占有絕對(duì)優(yōu)勢(shì)。標(biāo)準(zhǔn)單元的性能直接影響到整個(gè)系統(tǒng)的好壞。標(biāo)準(zhǔn)單元的數(shù)據(jù)在整個(gè)數(shù)字設(shè)計(jì)流程中占著主導(dǎo)和支撐的地位,開(kāi)發(fā)高性能的標(biāo)準(zhǔn)單元有著重要的意義。在同一個(gè)工藝節(jié)點(diǎn)要想獲得高速低功耗性能的系統(tǒng),并且縮短開(kāi)發(fā)周期,研究電流模標(biāo)準(zhǔn)單元庫(kù)無(wú)非是最直接的方法。但由于雙軌電流模邏輯電路單元差分輸入的特點(diǎn)而不能特征化與綜合,所以電流模邏輯標(biāo)準(zhǔn)單元庫(kù)的實(shí)現(xiàn)只能采用單軌結(jié)構(gòu)。
首先
3、,本文介紹了單軌電流模邏輯標(biāo)準(zhǔn)單元庫(kù)的建庫(kù)方法和流程;其次,討論了單軌電流模標(biāo)準(zhǔn)單元庫(kù)的在設(shè)計(jì)高速低功耗系統(tǒng)中的意義;然后,具體介紹單軌電流模標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù),在 SMIC 130nm 工藝基礎(chǔ)上設(shè)計(jì)單軌電流模標(biāo)準(zhǔn)單元,為專(zhuān)用集成電路(Application Specific Integrated Circuit--ASIC)設(shè)計(jì)提供支撐。
根據(jù)建庫(kù)的流程,本課題可以劃分為以下幾個(gè)部分:
1、研究和分析 SMIC 1
4、30nm工藝的技術(shù)參數(shù),設(shè)計(jì)單軌電流模邏輯電路并對(duì)電路進(jìn)行優(yōu)化,以實(shí)現(xiàn)性能的最優(yōu)化;
2、對(duì)電路進(jìn)行版圖繪制。根據(jù)標(biāo)準(zhǔn)單元繪制規(guī)則,確定單元的高度、最小寬度、電源金屬寬度、走線間距等規(guī)則,并且 PIN 必須要在間距交叉點(diǎn)上,標(biāo)準(zhǔn)單元寬度必須為金屬 2間距的整數(shù)倍;
3、抽象庫(kù)的設(shè)計(jì)。使用 Candence的Abstract抽取物理庫(kù)—用于布局布線,主要抽取單元的金屬層和引腳等;
4、時(shí)序庫(kù)設(shè)計(jì)。使用 Cal
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 低漏功耗RM邏輯標(biāo)準(zhǔn)單元包設(shè)計(jì)方法研究.pdf
- 功控單軌電流模設(shè)計(jì)技術(shù).pdf
- 基于雙邏輯映射技術(shù)的低漏功耗標(biāo)準(zhǔn)單元包設(shè)計(jì).pdf
- 標(biāo)準(zhǔn)單元包的低漏功耗設(shè)計(jì)和研究【開(kāi)題報(bào)告】
- 標(biāo)準(zhǔn)單元包的低漏功耗設(shè)計(jì)和研究【畢業(yè)論文】
- 電流模RM單元包設(shè)計(jì)和雙邏輯映射技術(shù).pdf
- 低功耗標(biāo)準(zhǔn)單元電路設(shè)計(jì).pdf
- 深亞微米標(biāo)準(zhǔn)單元庫(kù)設(shè)計(jì)與優(yōu)化.pdf
- 近閾值低漏電標(biāo)準(zhǔn)單元庫(kù)設(shè)計(jì).pdf
- 標(biāo)準(zhǔn)單元包的低漏功耗設(shè)計(jì)和研究【開(kāi)題報(bào)告+文獻(xiàn)綜述+畢業(yè)設(shè)計(jì)】
- 40納米工藝下標(biāo)準(zhǔn)單元庫(kù)的設(shè)計(jì).pdf
- 深亞微米標(biāo)準(zhǔn)單元的可制造性設(shè)計(jì).pdf
- 標(biāo)準(zhǔn)單元時(shí)序延遲測(cè)量電路的設(shè)計(jì)與驗(yàn)證.pdf
- 基于smic0.18μmeeprom工藝的標(biāo)準(zhǔn)單元庫(kù)設(shè)計(jì)
- 一種標(biāo)準(zhǔn)單元庫(kù)功能測(cè)試模塊的設(shè)計(jì).pdf
- 40nm標(biāo)準(zhǔn)單元庫(kù)的移植與加固設(shè)計(jì).pdf
- 納米工藝下低漏功耗CMOS標(biāo)準(zhǔn)單元的設(shè)計(jì).pdf
- 基于可擴(kuò)展標(biāo)準(zhǔn)單元的電路設(shè)計(jì)方法研究.pdf
- 0.18μm抗輻射標(biāo)準(zhǔn)單元庫(kù)的設(shè)計(jì)與實(shí)現(xiàn)
- 近閾值高能效抗工藝偏差的標(biāo)準(zhǔn)單元庫(kù)設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論