基于FPGA的永磁同步電機(jī)控制器SOPC設(shè)計(jì).pdf

1、分類(lèi)號(hào)：UDC：密級(jí)：學(xué)校代號(hào)：11845學(xué)號(hào)：2111104101廣東工業(yè)大學(xué)碩士學(xué)位論文(工學(xué)碩士)基于FPGA的永磁同步電機(jī)控制器SOPC設(shè)計(jì)吳禮智指導(dǎo)教師姓名、職稱(chēng)：專(zhuān)業(yè)或領(lǐng)域名稱(chēng)：學(xué)生所屬學(xué)院：論文答辯日期：萱量直數(shù)攫控劍理論量控益』王猩且動(dòng)絲堂醫(yī)三Q=四生態(tài)且五曼摘要摘要SOPC(SystemOnProgrammableChip)即可編程片上邏輯系統(tǒng)，是一種特殊的片上系統(tǒng)，具有可裁剪、升級(jí)、擴(kuò)充等特點(diǎn)。SOPC設(shè)計(jì)技術(shù)采用總

2、線的方式管理和協(xié)調(diào)著系統(tǒng)中的各類(lèi)IP模塊。論文首先從被控對(duì)象永磁同步電機(jī)出發(fā)，分析了它的數(shù)學(xué)模型，說(shuō)明運(yùn)用矢量控制原理且采用id=0的控制策略，在Matlab／Simlink的環(huán)境下進(jìn)行建模和仿真，仿真的結(jié)果表明控制策略可行。FPGA(FieldProgrammableGateArray)是一個(gè)可編程的半導(dǎo)體芯片，詳細(xì)闡述了其內(nèi)部結(jié)構(gòu)、工作方式以及下一代可編程邏輯器件硬件的發(fā)展趨勢(shì)，論文采取Altera公司推出的CycloneIII的E

3、P3C25Q240C8N型芯片來(lái)進(jìn)行SOPC設(shè)計(jì)。接著闡述SOPC的設(shè)計(jì)流程，涉及到soPc設(shè)計(jì)的一些關(guān)鍵技術(shù)，如總線架構(gòu)技術(shù)、IP核復(fù)用技術(shù)和軟硬件協(xié)同設(shè)計(jì)技術(shù)等，且論述了SOPC的核一tjNiosII處理器系統(tǒng)。接著介紹了永磁同步電機(jī)控制器的核心單元FPGA上做SOPC架構(gòu)規(guī)劃，并分別闡述了基于Avalon總線的svpwm、ClarkPark、Cordic、PI調(diào)節(jié)器和檢測(cè)電路等模塊的硬件IP設(shè)計(jì)方式，且分配好各個(gè)模塊所對(duì)應(yīng)的地址，

4、通過(guò)軟件編程，mNiosII處理器來(lái)管理這些硬件IP模塊，以達(dá)到控制效果。在做不同的系統(tǒng)實(shí)驗(yàn)時(shí)，會(huì)遇到調(diào)整各個(gè)參數(shù)和改動(dòng)硬件模塊等系列問(wèn)題，運(yùn)用SOPC設(shè)計(jì)方式時(shí)，參數(shù)調(diào)整可以直接在PC端的軟件NiosIIIDE，而改動(dòng)硬件只需要在SOPCBuilder@進(jìn)行調(diào)整，不再需要重新編譯和調(diào)整全部的硬件框架，這樣可以大大的減少開(kāi)發(fā)周期，并且利用SOPC設(shè)計(jì)中的總線方式管理各個(gè)硬件IP核，可減少在純硬件設(shè)計(jì)過(guò)程所遇到的硬件模塊之間大量連線的繁瑣