基于量子進(jìn)化算法的層次型SOC測(cè)試結(jié)構(gòu)優(yōu)化研究.pdf

1、隨著集成電路制造工藝的迅速發(fā)展和設(shè)計(jì)水平的飛速提高,出現(xiàn)了系統(tǒng)芯片SOC,并逐漸發(fā)展成為當(dāng)今的一種主流技術(shù)。同時(shí)集成電路的測(cè)試變得越來(lái)越復(fù)雜,成為了SOC設(shè)計(jì)的一個(gè)主要“瓶頸”。因此,對(duì)SOC特別是其內(nèi)部的IP核進(jìn)行有效的測(cè)試以及SOC的測(cè)試結(jié)構(gòu)優(yōu)化成為了當(dāng)前有待研究解決的問(wèn)題。
　　SOC的一種通用測(cè)試結(jié)構(gòu)包括了核測(cè)試包封(CTW)和測(cè)試訪問(wèn)機(jī)制(TAM)。本文對(duì)基于IEEE P1500環(huán)的測(cè)試包封和基于測(cè)試總線的測(cè)試訪問(wèn)機(jī)制做

2、了研究,包括它們的結(jié)構(gòu)、功能和優(yōu)化,并給出了SOC測(cè)試優(yōu)化的四層模型。假定平鋪型SOC的測(cè)試結(jié)構(gòu)優(yōu)化研究并不符合實(shí)際SOC的要求,因?yàn)閺?fù)用技術(shù)的廣泛使用,實(shí)際的SOC大多都是層次型的。本文研究了層次型SOC的多級(jí)TAM測(cè)試結(jié)構(gòu),重點(diǎn)研究了層次型IP核的分類以及層次型SOC的兩類設(shè)計(jì)模型,并分類建立了層次型SOC的測(cè)試結(jié)構(gòu)優(yōu)化模型。
　　本文引入了黑盒的思想模糊掉層次型子核與單核的PW問(wèn)題處理,將平鋪型SOC測(cè)試結(jié)構(gòu)優(yōu)化和層次型SO

3、C測(cè)試結(jié)構(gòu)優(yōu)化統(tǒng)一在了一個(gè)測(cè)試框架之下。從宏觀看,該測(cè)試框架忽視黑盒內(nèi)的結(jié)構(gòu)變化,簡(jiǎn)化了多級(jí)TAM優(yōu)化;從微觀上看,對(duì)于黑盒內(nèi)不同的IP子核細(xì)致處理,逐級(jí)向下伸展,最終達(dá)到了多級(jí)TAM優(yōu)化的目的。在對(duì)層次型SOC測(cè)試結(jié)構(gòu)研究的基礎(chǔ)上,本文將量子計(jì)算應(yīng)用到SOC測(cè)試結(jié)構(gòu)優(yōu)化中,并基于搜索算法的一個(gè)特性假設(shè)建立了解決PPAW的啟發(fā)式流程,大大節(jié)省了CPU的計(jì)算時(shí)間。在模型建立過(guò)程中,由于IP核可以分配到多條測(cè)試訪問(wèn)機(jī)制上,而量子進(jìn)化算法存在