CMOS絕熱邏輯及其功率時鐘電路的分析與研究.pdf

1、分析了幾種典型的CMOS絕熱邏輯電路的工作原理及能耗組成，選定ECRL電路作為研究重點，與其它絕熱電路相比，這種電路結構形式簡單，充電過程中擯棄了二極管，輸出不存在高低電平的懸空問題。在分析其能耗來源的基礎上，討論了ECRL電路能量回收中存在的缺陷，當負載電容兩端電壓低于MOS管的閡值電壓時，剩余的一部分能量無法回收至功率時鐘，產生一定的非絕熱功耗。提出了一種新型的IECRL電路結構，通過增加額外的能量回收路徑，用有限的絕熱能量損失實現

2、了非絕熱能量的完全回收。同時設計了一種新型的基于IECRL電路的觸發(fā)器，增加了反饋通路，對前一周期的輸出邏輯狀態(tài)進行采樣、保持，在下一周期反饋到輸入端，實現了觸發(fā)器的邏輯功能，在降低功耗方面與ECRL觸發(fā)器相比有一定程度的改善。分析了應用于絕熱邏輯的四相正弦功率時鐘的電路結構，并對其參數進行了優(yōu)化。
　　 采用0.5 m BSIM3v3模型工藝下的HSPICE仿真結果顯示，在低頻(1 Hz-40 MHz)范圍內，ECRL電路的非

3、絕熱功耗占動態(tài)功耗的主要部分，通過增加能量的回收路徑實現了非絕熱能量的有效回收，改進型ECRL電路(IECRL)的能耗與ECRL相比減小了30.6％左右。與現有的基于ECRL電路的觸發(fā)器相比，基于IECRL電路的新型觸發(fā)器中RS觸發(fā)器的功耗略有增加，JK觸發(fā)器由于采用一種新的反饋通路，取消了ECRL觸發(fā)器中為保持前一周期輸出狀態(tài)而使用的四級反相器鏈，功耗降低了50.9％左右。設計實現了四相正弦功率時鐘，每級時鐘與它的前一級相比，相位滯后