液晶驅(qū)動(dòng)控制芯片可測(cè)性設(shè)計(jì)方法學(xué)研究.pdf

1、隨著集成電路工藝復(fù)雜度和設(shè)計(jì)復(fù)雜度的提高，集成電路的測(cè)試成本在總的設(shè)計(jì)成本中所占的比例正逐年攀升，集成電路的測(cè)試變得越來(lái)越困難，傳統(tǒng)的自動(dòng)測(cè)試設(shè)備（ATE）已經(jīng)不能滿足集成電路測(cè)試的需求，可測(cè)性設(shè)計(jì)已經(jīng)成為了解決芯片測(cè)試問(wèn)題的主要手段?？蓽y(cè)性設(shè)計(jì)技術(shù)目前是VLSI設(shè)計(jì)中的熱點(diǎn)，它通過(guò)增加一些額外的電路來(lái)提高電路的可測(cè)性以降低測(cè)試的復(fù)雜性。本文以STNLCD驅(qū)動(dòng)控制芯片的設(shè)計(jì)為實(shí)例，對(duì)目前主流的各種可測(cè)性技術(shù)進(jìn)行了比較分析，形成了自己的結(jié)

2、構(gòu)化測(cè)試方案。本芯片的嵌入式SRAM采用內(nèi)建自測(cè)試的解決方案，通過(guò)對(duì)面向bit讀寫的March算法的改進(jìn)形成了適合檢測(cè)本項(xiàng)目的March算法，此算法可以有效的檢測(cè)出SRAM中存在的固定型故障、跳變故障、地址譯碼故障、讀寫開路故障及耦合故障。根據(jù)本設(shè)計(jì)內(nèi)嵌SRAM的結(jié)構(gòu)特點(diǎn)，在MBIST電路結(jié)構(gòu)上采取并行測(cè)試方式，有效地節(jié)約了MBIST給芯片帶來(lái)的硬件開銷。本設(shè)計(jì)的核心邏輯部分采用基于Stuck-at故障的全掃描測(cè)試方案，選取多選觸發(fā)器掃