GPS基帶芯片的可測性設(shè)計(jì)研究.pdf

1、隨著系統(tǒng)芯片(SoC)規(guī)模的不斷增大，可測性設(shè)計(jì)(DFT)已經(jīng)成為芯片設(shè)計(jì)中一個(gè)重要的組成部分；同時(shí)，系統(tǒng)芯片的復(fù)雜性也給可測性設(shè)計(jì)以及測試矢量生成帶來了挑戰(zhàn)。
　　本論文的主要工作及成果是：
　　(1)GPS基帶芯片中嵌入的存儲器采用存儲器內(nèi)建自測試(Memory Built-in-Self-Test，MBIST)技術(shù)進(jìn)行可測性設(shè)計(jì)，并利用一種改進(jìn)型算法對存儲器內(nèi)建自測試電路的控制邏輯進(jìn)行設(shè)計(jì)。BIST電路實(shí)現(xiàn)了用于SRA

2、M測試的四種March算法，覆蓋了SRAM中常見的故障。測試結(jié)果表明整個(gè)芯片的測試覆蓋率和測試效率均得到顯著提高，電路性能達(dá)到用戶要求。
　　(2)在簡單論述了與GPS基帶芯片測試開發(fā)相關(guān)的內(nèi)容后，本文闡述了GPS基帶芯片可測性設(shè)計(jì)的實(shí)現(xiàn)。芯片中的隨機(jī)邏輯部分采用了掃描可測性設(shè)計(jì)。RTL級可測性設(shè)計(jì)主要考慮如何實(shí)現(xiàn)對電路中的時(shí)鐘以及復(fù)位信號的控制；掃描鏈插入時(shí)主要解決掃描數(shù)據(jù)移位以及捕獲時(shí)會出現(xiàn)的問題。
　　(3)在對芯片中