高性能浮點運算單元設計研究.pdf

1、隨著嵌入式系統(tǒng)中圖形處理、3D游戲等基于浮點的運算密集應用日益增多，高性能低功耗的浮點運算單元將成為未來嵌入式處理器關(guān)鍵部件。本文圍繞浮點運算單元的架構(gòu)設計，重點研究提升浮點運算能力、減少硬件開銷、降低動態(tài)功耗等關(guān)鍵技術(shù)，主要研究內(nèi)容和創(chuàng)新點包括：
　　 1、浮點SIMD指令集擴展及其高效資源復用硬件框架。首先設計了面向并行處理應用的的浮點SIMD指令集，并提出了一種采用資源復用的SIMD運算單元設計方法。該方法通過將執(zhí)行雙精度

2、指令的數(shù)據(jù)通路分割為相互獨立的兩路，僅通過增加少量控制邏輯，實現(xiàn)單精度SIMD運算對雙精度指令數(shù)據(jù)通路的高路和低路的高效復用，以極小的硬件代價獲取浮點運算性能的大幅提升。
　　 2、統(tǒng)一的浮點除法與開方SRT算法。提出影響SRT算法性能和開銷的主要參數(shù)的選擇方案?；谶吔缰倒阶儞Q和操作數(shù)預處理的方法，實現(xiàn)了除法和開方SRT選擇函數(shù)的統(tǒng)一。提出一種基于常量比較和譯碼的選擇函數(shù)設計方法，解決傳統(tǒng)設計資源占用大、電路延時長的問題?；?/p>

3、于在線轉(zhuǎn)換的商和平方根的累加方法，將累加過程轉(zhuǎn)變?yōu)楹唵蔚囊莆徊僮骱瓦壿嫽虿僮鳌；陬A測的運算加速機制，利用浮點運算特征預測計算結(jié)果，根據(jù)預測結(jié)果對SRT算法迭代次數(shù)進行控制以實現(xiàn)運算加速。
　　 3、針對浮點加法和除法/開方運算的快速舍入方法。在浮點加法結(jié)果舍入邏輯中將尾數(shù)取補碼過程和舍入加法過程合并，僅用一個加法器就實現(xiàn)了取補碼和舍入的過程，解決舍入延時長的問題。基于在線轉(zhuǎn)換的SRT除法與開方舍入機制，利用SRT算法迭代的計算

4、過程直接得到舍入加1和減1的值供舍入判斷邏輯選擇，解決了關(guān)鍵路徑問題。
　　 4、基于浮點運算特征的細粒度門控時鐘優(yōu)化技術(shù)?；诓煌\算精度的門控時鐘技術(shù)，在浮點單精度運算時徹底關(guān)閉空閑的低位數(shù)據(jù)以降低功耗?；诋惓ｎA測的門控時鐘技術(shù)，通過預測當前指令發(fā)生異常的情況，在預測到異常發(fā)生時關(guān)閉整個數(shù)據(jù)通路的時鐘，消除冗余動態(tài)功耗?；谶\算結(jié)果預測的門控時鐘技術(shù)，操作數(shù)為零或者無窮時根據(jù)指令類型預測運算結(jié)果，并關(guān)閉相應的數(shù)據(jù)通路的時鐘