雙精度64位浮點乘法運算單元的設計與實現.pdf

1、在浮點運算中,乘法運算效率直接決定處理器的主頻,同時乘法運算又以整數加法運算為基礎。因此設計一種執(zhí)行效率較高的整數加法結構和浮點乘法結構對處理器性能的提高可以起到很重要的作用。本文分析了當前各種整數加法算法,包括行波進位加法、超前進位加法、進位選擇加法等,提出了一種以半加器為基礎的整數加法算法——桶形整數加法算法,著重討論了算法的基本原理,詳細分析了算法的時間、面積復雜度,并通過FPGA對算法進行了仿真驗證,最后在速度、面積上與傳統(tǒng)整數

2、加法器進行了分析比較,證明了桶形整數加法器具備了較快的運行速度,并且在高位加法上優(yōu)勢明顯,為后面浮點乘法器的設計打下了良好的基礎。在浮點乘法算法方面,本文通過對古印度Vedic乘法的研究,提出了將其應用到二進制整數乘法的設計中,詳細闡述了基于Vedic二進制整數乘法的原理,并在部分積壓縮與最后累加階段引入桶形整數加法器,以提高求和的速度。針對IEEE-754浮點格式標準,提出了基于Vedic算法的雙精度浮點乘法運算的實現方案;采用Ver