高性能可配置浮點(diǎn)運(yùn)算執(zhí)行單元設(shè)計(jì)與測(cè)試.pdf

1、本文所作的工作主要分為提高浮點(diǎn)運(yùn)算性能與可配置性兩方面：1． 增強(qiáng)性能方面：針對(duì)浮點(diǎn)操作中頻率最高的浮點(diǎn)加減法，詳細(xì)分析了當(dāng)前流行的硬件電路實(shí)現(xiàn)算法（2-path算法與單通道算法），提出了可以提高系統(tǒng)并行度的幾個(gè)方面，并在此基礎(chǔ)上對(duì)算法與電路做了改進(jìn)設(shè)計(jì)，電路綜合結(jié)果表明達(dá)到了降低系統(tǒng)延遲（latency)的目的。針對(duì)2－path算法的改進(jìn)包括：可以進(jìn)一步使目標(biāo)操作簡(jiǎn)化與專一的雙通道新劃分方案，簡(jiǎn)化舍入操作的尾數(shù)計(jì)算結(jié)果值域統(tǒng)一方法

2、，能快速求出“符號(hào) 絕對(duì)值”的二進(jìn)制求差方案，能快速求出前導(dǎo)0個(gè)數(shù)的PN編碼技術(shù)以及指數(shù)部分的簡(jiǎn)化實(shí)現(xiàn)方式。2． 提高可配置性方面：針對(duì)不同應(yīng)用環(huán)境對(duì)系統(tǒng)規(guī)模、時(shí)延等要求不同的特點(diǎn)，本文提出了浮點(diǎn)加法單元的參數(shù)化設(shè)計(jì)理念，主要思路是使各內(nèi)部電路結(jié)構(gòu)參數(shù)化，最終實(shí)現(xiàn)完全由用戶進(jìn)行配置實(shí)現(xiàn)。這里的參數(shù)化包括算法（實(shí)現(xiàn)了標(biāo)準(zhǔn)、單通道、2-path、3-path四種算法）、操作數(shù)位寬（指數(shù)、尾數(shù)位寬可變）、預(yù)處理實(shí)現(xiàn)（傳統(tǒng)方法與改進(jìn)方案）、