高性能浮點(diǎn)除法及基本函數(shù)功能部件的研究.pdf

1、隨著VLSI技術(shù)的發(fā)展,針對(duì)各個(gè)方面應(yīng)用的處理器相繼提出,特別是DSP,MMP等專用處理器.這些處理器對(duì)性能的要求使得除法和基本函數(shù)功能部件作為其中獨(dú)立的運(yùn)算部件成為可能.同時(shí),除法和基本函數(shù)功能部件的性能也是影響這些處理器整體性能的一個(gè)重要方面.各種應(yīng)用的處理器對(duì)計(jì)算速度,芯片面積以及功耗大小有不同的要求,這對(duì)除法和基本函數(shù)功能部件的設(shè)計(jì)提出了相應(yīng)的要求.實(shí)現(xiàn)除法和基本函數(shù)功能部件的常用算法有兩類,其中一類是數(shù)字循環(huán)方法,另一類是函數(shù)

2、疊代方法.數(shù)字循環(huán)方法是使用基于減法的循環(huán)算法每次產(chǎn)生一個(gè)商數(shù)字;函數(shù)疊代方法是使用基于乘法方面的循環(huán)算法逼近精確結(jié)果.對(duì)于數(shù)字循環(huán)算法來說,實(shí)現(xiàn)該算法需要的時(shí)間延遲可以決定整個(gè)處理器的頻率;實(shí)現(xiàn)該算法的計(jì)算周期可以影響整個(gè)處理器的性能.所以,在算法需要的計(jì)算周期不變的情況下,減少時(shí)間延遲;或者在時(shí)間延遲增加很小的情況下(增大后的時(shí)間延遲在處理器整體設(shè)計(jì)對(duì)時(shí)間延遲約束的范圍內(nèi)),減小算法需要的計(jì)算周期,對(duì)整個(gè)處理器的性能影響比較大.針對(duì)

3、以前SRT算法的實(shí)現(xiàn)方法和結(jié)構(gòu),該文提出兩種改進(jìn)結(jié)構(gòu):一種結(jié)構(gòu)可以減少SRT關(guān)鍵路徑上的時(shí)間延遲;另一種結(jié)構(gòu)在增加很少時(shí)間延遲的情況下,能夠減少SRT-4算法(該算法是處理器中使用比較多的SRT算法)的循環(huán)次數(shù).對(duì)于函數(shù)疊代算法(包括Newtow-Raphson和Goldschmid算法)來說,決定該算法性能的主要方面之一就是初始值的位數(shù).如果初始值的位數(shù)越長(zhǎng),需要的循環(huán)次數(shù)就越少,實(shí)現(xiàn)該算法需要的計(jì)算周期也越少;如果初始值的位數(shù)越短,

4、需要的循環(huán)次數(shù)就越多,實(shí)現(xiàn)該算法需要的計(jì)算周期也越多.得到初始值的方法很多,主要包括兩種,一種是適合于得到較短位數(shù)初始值的基于多表相加逼近方法,另外一種是適合于得到較長(zhǎng)位數(shù)初始值的多項(xiàng)式逼近方法.該文給出這兩種不同類型的改進(jìn)方法.對(duì)于基于多表相加逼近方法來說,該文給出的優(yōu)化方法可以減少查找表需要的位數(shù);對(duì)于多項(xiàng)式逼近方法來說,該文給出的新型方法可以減少需要的面積和時(shí)間延遲.對(duì)于這些方法,該文給出了詳細(xì)的數(shù)學(xué)分析和嚴(yán)格的實(shí)驗(yàn)證明.最后,該