版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、0.5~1.2V65nm工藝下具有工藝下具有人眼人眼成像特性的成像特性的CMOSDPS設計設計A0.5~1.2VCMOSDPSfBionicHumanEyein65nmCMOSTechnology領域:集成電路工程作者姓名:金偉松指導教師:徐江濤副教授企業(yè)導師:李曉晨天津大學電子信息工程學院二零一三年十一月摘要隨著CMOS工藝特征尺寸已發(fā)展進入深亞微米級,輸出電壓擺幅的降低和噪聲水平的升高導致有源像素傳感器的信噪比、動態(tài)范圍性能大幅下降
2、,這已成為有源像素傳感器動態(tài)范圍不能達到CCD圖像傳感器相當水平的瓶頸問題。同時,工藝尺寸減小可使像素內部集成更多的晶體管,因而集成像素級模數(shù)轉換器和存儲器,具有動態(tài)范圍不直接依賴電源電壓特性的CMOS數(shù)字像素傳感器(DigitalPixelSensDPS)成為當今圖像傳感器領域研制的熱點和前沿。針對小尺寸工藝電源電壓下降的趨勢,本文提出了一種基于脈沖寬度調制原理的DPS。它采用斜坡電流比較方式從而避免使用復雜像素級比較器,并可在低電源
3、電壓下工作;通過調節(jié)計數(shù)時鐘頻率來量化不同光強范圍對應的光生電流,可同時提高像素最大可探測光電流、降低最小可探測光電流,從而使動態(tài)范圍得到明顯提高,并使DPS具有對數(shù)響應特性,這使得該DPS具有人眼成像特性;像素級模數(shù)轉換器和存儲器的使用,使傳感器實現(xiàn)全并行曝光,達到較高的幀頻;通過調節(jié)斜坡比較電流斜率可調節(jié)DPS對弱光范圍響應的靈敏度,因而會使這種傳感器具有更廣泛的應用領域。本文設計的DPS采用標準65nmCMOS工藝制作,像素尺寸為
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- CMOS65nm工藝下低功耗單元庫設計.pdf
- 65nm工藝下6.25gbpsserdes發(fā)送器的設計
- 基于65nm CMOS工藝的高速SRAM設計.pdf
- 65nm工藝下基于RRAM的非易失性SRAM單元設計.pdf
- 65nm SRAM的設計.pdf
- 基于65nm工藝的256Bit eFuse設計.pdf
- 65nm溝槽刻蝕工藝研發(fā).pdf
- 基于65nm工藝的Rijndael加密算法ASIC設計.pdf
- 65nm工藝下MOSFET的總劑量輻照效應及加固研究.pdf
- 基于65nm工藝新型SRAM存儲單元設計.pdf
- 基于65nm工藝的存儲器可測性設計.pdf
- 基于65nm CMOS工藝的低功耗觸發(fā)器設計.pdf
- 基于SMIC65nm工藝的靜態(tài)隨機存儲芯片的后端設計.pdf
- 65nm NOR Flash工藝整合技術研究.pdf
- 具有人生哲理的句子
- 基于65nm CMOS工藝的系統(tǒng)芯片專用模擬IP研究與設計.pdf
- 65nm CMOS工藝28Gb-s EAM驅動器設計.pdf
- 基于65nm CMOS的快速響應LDO設計.pdf
- 基于65nm工藝的FPGA可編程邏輯塊的全定制設計.pdf
- 基于65nm工藝的10位,100MHz的電流舵DAC設計.pdf
評論
0/150
提交評論