版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、航天事業(yè)的迅速發(fā)展,使得太空中輻射對航天器件的損害效應(yīng)越來越受到人們的關(guān)注。即便在地球附近也會存在能量極高的粒子,這些高能量的粒子可能會引起存儲單元中數(shù)值的翻轉(zhuǎn),這種錯誤被稱為單粒子翻轉(zhuǎn)(SEU,Single EventUpset)。研究表明,隨著CMOS工藝特征尺寸的縮減,SRAM單元軟錯誤發(fā)生幾率持續(xù)增加。傳統(tǒng)的SOI工藝加固設(shè)計成本高,而電路加固設(shè)計占用很大的面積開銷。為解決這個問題,本文從版圖加固的角度,研究基于SMIC65nm
2、體硅CMOS工藝的抗輻射SRAM6管單元的設(shè)計與實現(xiàn),課題的主要工作如下:
首先介紹了單粒子效應(yīng)產(chǎn)生的機制,并對單粒子效應(yīng)的定量計算、模型建立、仿真方法進行探討。然后講述SRAM6管工作原理和分析單粒子對其影響的機理。采用Synopsys Sentaurus TCAD工具,對MOSFET進行建模,根據(jù)SMIC65nmMOSFET尺寸及I/V特性進行工藝校準;對反相器進行建模,研究版圖間距對反相器抗單粒子效應(yīng)的影響;給出加固后的
3、反相器模型,對加固后的反相器進行TCAD仿真分析,將其與未加固的反相器進行比較,結(jié)果表明采用的保護環(huán)和保護漏加固技術(shù)效果明顯。
最后,在MOSFET和反相器模型基礎(chǔ)上,對SRAM6管單元進行3D TCAD建模,詳細研究版圖間距和版圖結(jié)構(gòu)對SRAM6管單元抗SEU效應(yīng)的影響。在反相器加固技術(shù)的基礎(chǔ)上,提出對SRAM6管單元采用保護環(huán)及保護漏的加固技術(shù),采用混合仿真快速驗證加固效果??紤]耦合效應(yīng),給出SRAM6管單元TCAD加固后
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于65nm體硅CMOS的8管鎖存器抗輻射版圖加固技術(shù)研究.pdf
- 基于65nm CMOS工藝的高速SRAM設(shè)計.pdf
- 65nm體硅CMOS工藝下單粒子瞬態(tài)效應(yīng)加固方法的研究.pdf
- 一款基于65nm體硅工藝的抗輻照SRAM的設(shè)計與實現(xiàn).pdf
- 基于65nm工藝新型SRAM存儲單元設(shè)計.pdf
- 65nm SRAM的設(shè)計.pdf
- 65nm工藝下基于RRAM的非易失性SRAM單元設(shè)計.pdf
- 65nm工藝下一種新型MBU加固SRAM的設(shè)計與實現(xiàn).pdf
- 65nm工藝高性能低功耗SRAM研究與實現(xiàn).pdf
- 基于65nm CMOS的快速響應(yīng)LDO設(shè)計.pdf
- 65nm工藝DICE存儲單元的SEU機理分析與加固技術(shù)研究.pdf
- 基于65nm CMOS工藝的低功耗觸發(fā)器設(shè)計.pdf
- 基于65nm技術(shù)平臺的低功耗嵌入式SRAM設(shè)計.pdf
- 應(yīng)用于Cache的65nm高速SRAM設(shè)計.pdf
- 基于65nm CMOS工藝的系統(tǒng)芯片專用模擬IP研究與設(shè)計.pdf
- 65nm高性能SRAM體系架構(gòu)及電路實現(xiàn).pdf
- 65nm NOR Flash工藝整合技術(shù)研究.pdf
- 基于65nm CMOS工藝高速低功耗SAR ADC的研究與設(shè)計.pdf
- 基于65nm CMOS工藝的低功耗模擬基帶電路研究與設(shè)計.pdf
- 抗輻射加固SRAM設(shè)計.pdf
評論
0/150
提交評論