基于數(shù)字噪聲耦合技術(shù)的連續(xù)時(shí)間和離散時(shí)間混合∑Δ ADC的研究.pdf

1、隨著通信和多媒體市場(chǎng)的快速增長，數(shù)字化成為一種趨勢(shì)，越來越多的模擬處理技術(shù)被數(shù)字技術(shù)取代。模數(shù)轉(zhuǎn)換器(Analog to Digital Converter，ADC)作為模擬域和數(shù)字域的橋梁，廣泛應(yīng)用于各類電子設(shè)備中?！啤鰽DC采用以速度換精度策略，結(jié)合過采樣和噪聲整形兩大技術(shù)，大幅提高了轉(zhuǎn)換精度。在精度要求較高的通信、儀器儀表測(cè)量、高品質(zhì)音頻等系統(tǒng)中，∑△ADC成了首選ADC結(jié)構(gòu)?！啤鰽DC雖然在精度上有很大優(yōu)勢(shì)但是卻存在著功耗大的問

2、題，尤其是在產(chǎn)品對(duì)低功耗的要求越來越嚴(yán)格的情況下，∑△ADC的功耗問題更加突出。同時(shí)滿足高精度和低功耗的設(shè)計(jì)要求是∑△ADC發(fā)展的一種必然趨勢(shì)。降低∑△ADC功耗的方案有很多，其中連續(xù)時(shí)間系統(tǒng)和提高量化器的比特?cái)?shù)這兩種方案應(yīng)用最廣泛。但是這兩種方案都存在著一定的局限性。
　　本文以降低∑△ADC的功耗為出發(fā)點(diǎn)，對(duì)上述兩種方案中的局限性進(jìn)行改進(jìn)，提出了基于數(shù)字噪聲耦合技術(shù)的連續(xù)時(shí)間和離散時(shí)間混合的∑△ADC架構(gòu)。采用連續(xù)時(shí)間和離散時(shí)

3、間相結(jié)合的混合結(jié)構(gòu)，既保留了連續(xù)時(shí)間結(jié)構(gòu)低功耗的優(yōu)勢(shì)，又克服了其系數(shù)不精確、設(shè)計(jì)復(fù)雜的難點(diǎn)。采用數(shù)字噪聲耦合技術(shù)能在提高量化器比特?cái)?shù)的情況下不增加動(dòng)態(tài)元件匹配(Dynamic ElementMatching，DEM)的邏輯復(fù)雜度。與此同時(shí)，提出了開關(guān)電容補(bǔ)償?shù)姆椒▉斫鉀Q混合架構(gòu)中因采樣導(dǎo)致積分器增益損失的問題。
　　根據(jù)上述研究思路，從兩個(gè)方面對(duì)所提出的架構(gòu)進(jìn)行了分析與驗(yàn)證。一方面，通過分析與計(jì)算，確定了具體的架構(gòu)模型并進(jìn)行行為級(jí)

4、仿真與驗(yàn)證。同時(shí)，對(duì)電路實(shí)現(xiàn)中的非理想因素，包括運(yùn)放的有限增益帶寬積、運(yùn)放的轉(zhuǎn)換速率、積分器泄露、積分器增益誤差、數(shù)模轉(zhuǎn)換器的非線性以及數(shù)字噪聲耦合對(duì)電路帶來的非理想因素等，進(jìn)行了建模與分析，為電路實(shí)現(xiàn)提供相關(guān)依據(jù)。另一方面，在上述分析的基礎(chǔ)上，進(jìn)行了系統(tǒng)電路的設(shè)計(jì)與驗(yàn)證。整個(gè)電路在SMIC180nm CMOS(Complementary Metal Oxide Semiconductors, CMOS)工藝下實(shí)現(xiàn)，第一級(jí)連續(xù)時(shí)間積分器