浮點(diǎn)FFT處理器IP設(shè)計(jì).pdf

1、隨著電子技術(shù)和集成電路技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理已廣泛應(yīng)用于語(yǔ)音、圖像處理，通信和多媒體等領(lǐng)域?？焖俑盗⑷~變換(FFT)作為數(shù)字信號(hào)處理中的基本運(yùn)算，發(fā)揮著重要的作用。然而，當(dāng)N值很大時(shí)，使用基2算法的FFT的運(yùn)算量及設(shè)計(jì)復(fù)雜度大大提高。針對(duì)N較大時(shí)，尋找一些既要降低運(yùn)算量，又要降低設(shè)計(jì)復(fù)雜度的算法是非常必要的。因此對(duì)FFT算法及其實(shí)現(xiàn)方法的研究具有很強(qiáng)的理論和現(xiàn)實(shí)意義。 隨著FFT處理器的應(yīng)用越來(lái)越廣泛，設(shè)計(jì)FFT處理器IP

2、核，是非常有意義的。在設(shè)計(jì)FFT IP核上，F(xiàn)PGA芯片生產(chǎn)廠商處于領(lǐng)先地位，但是價(jià)格昂貴，很難在各個(gè)領(lǐng)域廣泛應(yīng)用。因此，自主開(kāi)發(fā)FFT IP核，可有效降低其價(jià)格，以在各領(lǐng)域得到廣泛應(yīng)用。 本文主要研究如何實(shí)現(xiàn)FFT IP，包括算法選取、算法驗(yàn)證、系統(tǒng)結(jié)構(gòu)設(shè)計(jì)、各個(gè)模塊設(shè)計(jì)、FPGA設(shè)計(jì)和仿真整個(gè)流程。設(shè)計(jì)采用分裂基與Cooley-Tukey算法，為提高FFT處理器運(yùn)算精度，采用浮點(diǎn)數(shù)表示形式。為提高運(yùn)行速度，在浮點(diǎn)數(shù)加法器與乘