高速高精度采樣-保持電路理論模型與技術(shù)實(shí)現(xiàn).pdf

1、采樣/保持電路(S/H)是模擬－數(shù)字轉(zhuǎn)換電路(ADC)中的關(guān)鍵單元電路，而ADC則是VLSI數(shù)字信號處理系統(tǒng)中的重要模塊。隨著通信系統(tǒng)和消費(fèi)類電子設(shè)備的發(fā)展，需要 ADC具有更快的采樣速度、更高的采樣精度和更低的功耗，同樣也需要其前端的采樣/保持電路具有高速、高精度、低功耗的性能。
　　本文分別從S/H架構(gòu)、ADC系統(tǒng)中的S/H、采樣開關(guān)電路及誤差、雙采樣多通道S/H和運(yùn)放優(yōu)化技術(shù)等方面研究和探討了理論模型和相應(yīng)的電路實(shí)現(xiàn)途徑，同

2、時(shí)基于中芯國際0.18μm混合信號 CMOS工藝設(shè)計(jì)了12bit、100MSample/s(100MSPS)的S/H原型驗(yàn)證電路。主要內(nèi)容和結(jié)果包括：
　　1)系統(tǒng)闡述和分析了采樣/保持電路的各種架構(gòu)，指明對于12bit采樣精度和100MHz采樣速度指標(biāo)，基于開關(guān)電容的電容翻轉(zhuǎn)型閉環(huán)采樣/保持電路架構(gòu)可以保證電路性能的可實(shí)現(xiàn)性和可靠性。
　　2)從 ADC系統(tǒng)的角度深入研究了采樣/保持電路的性能指標(biāo)和電路重要參數(shù)與Pipel

3、ine ADC系統(tǒng)的相互制約關(guān)系。結(jié)合ADC系統(tǒng)架構(gòu)、噪聲容限和工藝匹配性，確定了采樣電容的取值和運(yùn)放的輸入失調(diào)電壓。
　　3)建立了采樣開關(guān)的等效電路模型和誤差源模型，重點(diǎn)研究了電荷注入誤差、非線性模擬帶寬誤差和采樣時(shí)刻不確定性誤差；針對典型誤差源給出了相應(yīng)的改進(jìn)電路；基于 Matlab仿真環(huán)境，對各電路和誤差源進(jìn)行了時(shí)域和頻譜分析。仿真結(jié)果顯示，0.637ps的jitter噪聲給S/H引入約-120dB的噪聲平臺；全差分柵壓自

4、舉采樣開關(guān)的線性度可達(dá)到-100dB；所采用的采樣電容的失配導(dǎo)致的二次諧波失真低于-138dB。
　　4)探討了雙采樣電容翻轉(zhuǎn)型電路的原理、電路架構(gòu)和誤差源?；陬l域重點(diǎn)分析了雙采樣通道間的失調(diào)、失配和時(shí)鐘歪斜誤差，并進(jìn)一步研究了雙采樣電路與開關(guān)電容負(fù)載間的電荷共享效應(yīng)及其對輸出信號建立特性的影響。
　　5)分別建立了運(yùn)放輸出的大信號建立模型和小信號快速建立模型，通過系統(tǒng)分析確定了滿足100MHz采樣頻率的運(yùn)放單位增益帶寬不