第十章veriloghdl語言初步

1、P.1,計算機系統(tǒng)綜合課程設計,主講楊全勝東南大學計算機科學與工程學院,課程簡介,P.2,課程設計的總目標,利用EDA與IP核開發(fā)技術，設計一個帶有MiniSys指令集的CPU核與若干接口部件核的SOC芯片，并為該SOC提供原始的BIOS、一個miniSys匯編器或Mini C編譯器以及一個帶全屏編輯的IDE。初步學會SOC的開發(fā)，了解一個工程項目的開發(fā)過程初步理解軟件、硬件協(xié)同設計,P.3,本課程直接涵蓋的知識點,,硬件類,軟

2、件類,CPU及整機設計（計算機組成原理）,BIOS與接口驅(qū)動程序設計,模擬電路、數(shù)字邏輯電路設計,嵌入式系統(tǒng),SOC芯片設計,計算機系統(tǒng)結構,外圍接口電路設計,操作系統(tǒng),編譯系統(tǒng),數(shù)據(jù)庫,數(shù)據(jù)結構,C++,JAVA,離散數(shù)學,計算機系統(tǒng)綜合設計,電子商務,多媒體技術,…,算法設計、數(shù)值分析、信號與系統(tǒng)、計算機理論課程、數(shù)學基礎課程,匯編語言,軟件工程,C#,…,,,,P.4,,MiniSys CPU(單核/雙核/流水線/超標量),,運算

3、單元,控制單元,譯碼單元,4KBRAM,4KBROM,取指單元,中斷控制,總線仲裁,數(shù)碼管控制器,,4×4鍵盤控制器,,PWM控制器,,定時/計數(shù)器,,看門狗,,簡易UART,,MiniSysBus,,MiniSys BIOS,MiniSys 匯編器/ MiniC 編譯器/IDE,MiniSys 應用程序,……,課程設計的內(nèi)容,P.5,硬件設計部分,基本要求CPU設計。設計一個可運行指定的31條MIPS指令的RISC

4、型MiniSys 32位微處理器。 存儲器設計。設計哈佛結構存儲器，有獨立的4KB的指令存儲器和4KB的數(shù)據(jù)存儲器。接口部件設計。2個16位定時/計數(shù)器、4×4鍵盤控制器、4位7段數(shù)碼管控制器、簡單UART串行通信控制器、看門狗控制器的設計。,P.6,硬件設計部分,較高要求（必要時可以增加指令）中斷設計。2個中斷源，兩級中斷優(yōu)先級擴展中斷到>2個中斷源，增加可編程中斷控制器用不同的方法實現(xiàn)移位指令，并分析對主頻

5、和功耗上的影響增加乘法器、除法器等功能部件流水線CPU設計……,P.7,硬件設計部分,更高要求（必要時可以增加指令）超標量CPU、指令多發(fā)射的設計考慮SIMD的處理部件的設計增加浮點流水線的設計考慮Cache設計問題指令預取與分支預測模塊的設計仔細分析IBM, SUN, Intel, AMD等公司的多核處理器結構，初步設計一個雙核或多核CPU……,P.8,軟件設計部分,基本要求MiniSys32匯編器的設計帶有全

6、屏編輯器的集成開發(fā)環(huán)境硬件各部件測試程序的設計綜合測試程序的設計（簡單應用程序）較高要求基本輸入輸出系統(tǒng)BIOS的設計Mini C編譯器探討如何利用系統(tǒng)軟件加強硬件功能……,P.9,軟件設計部分,更高要求探討如何在編譯器一級提高程序效率 初步探討程序如何充分利用雙核，軟硬件該作何配合 探討一下運行于MiniSys的Runtime系統(tǒng)……,P.10,通過課程應該得到的鍛煉,通過綜合實踐課程，提高自己動手能力和綜合分析

7、問題能力通過解決實際問題，提高自己的調(diào)試系統(tǒng)的能力通過開放的課題，學會探索與研究，鍛煉自己的自主學習與創(chuàng)新能力通過小組合作，學會與人溝通的能力通過設計總結報告，鍛煉撰寫文檔的能力通過驗收環(huán)節(jié)，鍛煉自己語言表達能力,通過課程應該得到的鍛煉,P.11,通過綜合實踐課程，提高自己動手能力和綜合分析問題能力通過解決實際問題，提高自己的調(diào)試系統(tǒng)的能力通過開放的課題，學會探索與研究，鍛煉自己的自主學習與創(chuàng)新能力通過小組合作，學會與人

8、溝通的能力通過設計總結報告，鍛煉撰寫文檔的能力通過驗收環(huán)節(jié)，鍛煉自己語言表達能力,不拋棄，不放棄,課程的安排,課程設計安排答疑當面答疑：每周三下午6-9節(jié)，計算機樓529（計算機系統(tǒng)綜合實驗室）或524（辦公室）答疑網(wǎng)上答疑：工作日每晚22點-23點在QQ群答疑驗收地點：計算機樓529，時間另定驗收形式演示（下載或仿真）答辯設計報告,P.12,P.13,課程的實施方案,實驗以4人為一組，一組交一份設計報告。請各組

9、指定一名組長，并在下次課將分組的成員名單報上來。請每位同學務必確認自己在某一組中，并完成好組長分配的任務。短學期加長學期第8周前完成設計與與驗收，驗收包括交實驗報告、現(xiàn)場仿真或下載演示以及答辯。先做完的組可以先申請驗收，屆時會通知各組到計算機系統(tǒng)綜合實驗室（計算機樓北504）進行驗收。杜絕拷貝抄襲現(xiàn)象，驗收時同組成員必須全部到場，各人負責自己所作部分的演示和答辯。組長還負責陳述本組設計的特色。,P.14,設計報告內(nèi)容,設計報告包含紙

10、質(zhì)版設計報告和電子文檔電子文檔中包括全部的源程序（ Verilog程序、BIOS程序、測試程序、應用程序、匯編器與編譯器程序）、可執(zhí)行程序、圖和設計報告的電子版。設計報告文檔格式的電子版請到網(wǎng)站下載。紙質(zhì)的設計報告包括本組人員及各人負責的設計部分設計的技術特點、系統(tǒng)體系結構描述、各部分實現(xiàn)方案和特點、系統(tǒng)功能描述、軟件使用方法、性能分析。相關部件的關鍵Verilog程序（不要全部，但需含注釋）或gdt圖提供舉例用vwf

11、文件進行的仿真的驗證圖若干幅。BIOS程序，含注釋與調(diào)用說明。課程設計總結（包括設計的總結和還需改進的內(nèi)容與收獲）,P.15,課程資源,教材楊全勝、翟玉慶、王曉蔚、張志政、吳強編寫，“計算機系統(tǒng)綜合課程設計”，清華大學出版社,2008參考書朱子玉，李亞民，CPU芯片邏輯設計技術，清華大學出版社，2005李亞民，計算機原理與設計-Verilog HDL版，清華大學出版社，2011John Paul Shen，,Mikko H

12、.Lipasti，張承義等譯，現(xiàn)代處理器設計－超標量處理器基礎，電子工業(yè)出版社，2004D. Sweetman, see MIPS run（MIPS體系結構透視，影印版，第二版），機械工業(yè)出版社，2007 Alfred V．Aho，編譯原理(龍書)，機械工業(yè)出版社，2007,P.16,課程資源,參考書Randal E.Bryant / David O'Hallaron, Computer System-APrograme

13、rPerspective（深入理解計算機系統(tǒng)，中文版或英文版，第二版），機械工業(yè)出版社，2011 David A.Patterson/John L.Hennessy, Computer Organization and Design-The Hardware/Software Interface, Fourth Edition（計算機組成與設計：硬件/軟件接口，英文版，第四版），機械工業(yè)出版社，2010 John L.Henness

14、y/David A.Patterson, Computer Architecture: A Quantitative Approach, Fourth Edition（計算機系統(tǒng)結構－量化研究方法，英文版或中文版，第四版），機械工業(yè)出版社（英文版）電子工業(yè)出版社（中文版），2007 Kunle Olukotun，片上多處理器體系結構－改善吞吐率和延遲的技術 ，機械工業(yè)出版社,課程資源,課程網(wǎng)站http://www.njyangqs.

15、com/xtzhkcsj/Default.aspx教師網(wǎng)站www.njyangqs.comQQ討論群本屆學生的QQ討論群群號為91262141,P.17,P.18,歷屆優(yōu)秀設計與相關畢設,2003年：完成單周期的設計，匯編器的設計2004年：完善單周期設計與匯編器設計2005年：流水CPU設計，學生自行設計實驗平臺,P.19,歷屆優(yōu)秀設計與相關畢設,2006年：超標量CPU與異步CPU設計2007年：BIOS的設計、Min

16、i C編譯器的設計2008年：浮點流水、SDRAM控制器、MiniSys IDE的設計,計算斐波那契數(shù)列,,,P.20,歷屆優(yōu)秀設計與相關畢設,2009年：分支預測、指令預取、Cache、雙核CPU的設計2009年：采用自己的Yacc和Lex來輔助實現(xiàn)編譯器,P.21,歷屆優(yōu)秀設計與相關畢設,2010年：三核處理器、SMT技術、三層存儲結構的SoC、彩色液晶驅(qū)動、步進電機控制等的設計,P.22,歷屆優(yōu)秀設計與相關畢設,2011年：軟