基于邊界掃描技術(shù)的故障檢測(cè)及演示系統(tǒng)的研究與設(shè)計(jì).pdf

1、隨著大規(guī)模集成電路技術(shù)的發(fā)展以及廣泛應(yīng)用，電路板的復(fù)雜程度以及表面貼片密集程度越來(lái)越高。電路板的故障檢測(cè)，尤其是對(duì)芯片的測(cè)試面臨一系列的挑戰(zhàn)。隨著芯片的封裝越來(lái)越精細(xì)，引腳越來(lái)越密集，元器件的組裝的密度日益增大，就會(huì)在電路板焊接的時(shí)候容易出現(xiàn)開(kāi)路或者短路、貼片元器件安裝方向倒置、選用了錯(cuò)誤的元器件等一系列的故障，再使用依靠物理手段（即運(yùn)用物理探針接觸到電路板上的線網(wǎng)，進(jìn)行電性能檢測(cè)）測(cè)試電路的針床測(cè)試技術(shù)就顯得單一、傳統(tǒng)，很難做到對(duì)此類(lèi)

2、電路板的有效測(cè)試，甚至?xí)?duì)集中度更高的電路板造成損壞。
　　 針對(duì)上述高度集成電路板中出現(xiàn)的故障問(wèn)題，目前較受歡迎解決方案是運(yùn)用邊界掃描技術(shù)。這種技術(shù)的核心思想是用由移位寄存器構(gòu)成的邊界掃描單元連接在芯片管腳和芯片內(nèi)部邏輯電路之間，以便于加載測(cè)試向量和捕獲測(cè)試相應(yīng)向量。在1990年，邊界掃描測(cè)試技術(shù)被IEEE接納，形成了IEEE1149.1標(biāo)準(zhǔn)。這個(gè)標(biāo)準(zhǔn)對(duì)數(shù)字集成電路提供了規(guī)范化的測(cè)試存取端口和邊界掃描結(jié)構(gòu)，它不僅能給板級(jí)、擁有

3、復(fù)雜集成電路或者高密度表面貼片技術(shù)的電路板提供測(cè)試方案，還能對(duì)具有嵌入式可測(cè)試特征的數(shù)字集成電路提供測(cè)試存取和控制的方法。
　　 此標(biāo)準(zhǔn)出現(xiàn)不久，就很快被IC(Intergrated Circuit)生產(chǎn)商認(rèn)同，市場(chǎng)上出現(xiàn)了眾多與邊界掃描測(cè)試結(jié)束相兼容的器件和測(cè)試設(shè)備。目前已經(jīng)成為計(jì)算機(jī)輔助設(shè)計(jì)工具的一個(gè)重要結(jié)構(gòu)特征，應(yīng)用于電路仿真的調(diào)試和故障診斷中。
　　 本課題采用目前應(yīng)用最廣的ARM處理器以及FPGA處理器，以它們