SOC可測(cè)性技術(shù)研究與實(shí)現(xiàn).pdf

1、隨著集成電路制造技術(shù)的提高,集成電路的規(guī)模越來(lái)越大,可以在單一芯片上實(shí)現(xiàn)原來(lái)由多個(gè)芯片才能完成的復(fù)雜系統(tǒng),這就是單芯片系統(tǒng)(System-on-a-Chip,SOC)。單芯片系統(tǒng)采用IP核復(fù)用的設(shè)計(jì)方法,將整個(gè)系統(tǒng)映射到單個(gè)芯片上,它的產(chǎn)生加快了產(chǎn)品開(kāi)發(fā)速度,縮小體積、提高系統(tǒng)的性能,得到了廣泛的應(yīng)用。然而隨著SOC內(nèi)IP核數(shù)目的增多,對(duì)IP核的測(cè)試訪問(wèn)也變得越發(fā)困難,這給SOC測(cè)試帶來(lái)了巨大挑戰(zhàn)。本文在IEEE1500標(biāo)準(zhǔn)的基礎(chǔ)上,對(duì)

2、SOC測(cè)試結(jié)構(gòu)進(jìn)行了研究和實(shí)現(xiàn)。
　　 本文首先介紹了SOC可測(cè)性設(shè)計(jì)技術(shù),深入研究了IEEE1500標(biāo)準(zhǔn)和測(cè)試調(diào)度算法,設(shè)計(jì)并實(shí)現(xiàn)了SOC測(cè)試演示平臺(tái)。測(cè)試平臺(tái)包括硬件部分和軟件部分,硬件部分采用上位機(jī)+接口電路+FPGA的結(jié)構(gòu)方式,在FPGA內(nèi)搭建符合IEEE1500標(biāo)準(zhǔn)的可測(cè)性被測(cè)電路,并設(shè)計(jì)測(cè)試調(diào)度控制器解析上層控制指令,產(chǎn)生IEEE1500標(biāo)準(zhǔn)規(guī)定的控制信號(hào),完成對(duì)IP核的測(cè)試。軟件部分主要是通過(guò)上位機(jī)產(chǎn)生測(cè)試向量和上