已閱讀1頁，還剩73頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、隨著集成電路制造技術(shù)的提高,集成電路的規(guī)模越來越大,可以在單一芯片上實現(xiàn)原來由多個芯片才能完成的復(fù)雜系統(tǒng),這就是單芯片系統(tǒng)(System-on-a-Chip,SOC)。單芯片系統(tǒng)采用IP核復(fù)用的設(shè)計方法,將整個系統(tǒng)映射到單個芯片上,它的產(chǎn)生加快了產(chǎn)品開發(fā)速度,縮小體積、提高系統(tǒng)的性能,得到了廣泛的應(yīng)用。然而隨著SOC內(nèi)IP核數(shù)目的增多,對IP核的測試訪問也變得越發(fā)困難,這給SOC測試帶來了巨大挑戰(zhàn)。本文在IEEE1500標準的基礎(chǔ)上,對
2、SOC測試結(jié)構(gòu)進行了研究和實現(xiàn)。
本文首先介紹了SOC可測性設(shè)計技術(shù),深入研究了IEEE1500標準和測試調(diào)度算法,設(shè)計并實現(xiàn)了SOC測試演示平臺。測試平臺包括硬件部分和軟件部分,硬件部分采用上位機+接口電路+FPGA的結(jié)構(gòu)方式,在FPGA內(nèi)搭建符合IEEE1500標準的可測性被測電路,并設(shè)計測試調(diào)度控制器解析上層控制指令,產(chǎn)生IEEE1500標準規(guī)定的控制信號,完成對IP核的測試。軟件部分主要是通過上位機產(chǎn)生測試向量和上
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- SoC芯片可測性設(shè)計技術(shù)研究.pdf
- SOC可測性結(jié)構(gòu)的研究與實現(xiàn).pdf
- SoC中部分掃描結(jié)構(gòu)可測性設(shè)計技術(shù)研究.pdf
- SOC中的可測性設(shè)計技術(shù).pdf
- SoC可測性設(shè)計中低成本與低功耗測試技術(shù)研究.pdf
- 數(shù)?；旌蟂OC芯片的可測性方案的實現(xiàn).pdf
- 最小SOC系統(tǒng)的可測性設(shè)計.pdf
- 可測性評估定量建模技術(shù)研究.pdf
- ADC的可測性設(shè)計技術(shù)研究.pdf
- Garfield的可測性設(shè)計技術(shù)研究.pdf
- 可重構(gòu)SoC設(shè)計技術(shù)研究.pdf
- 基于IP復(fù)用SOC的可測性設(shè)計.pdf
- SoC可測性設(shè)計中的優(yōu)化理論分析與方法研究.pdf
- VLSI低功耗可測性設(shè)計技術(shù)研究.pdf
- 軟件可測試性檢測技術(shù)研究與實現(xiàn).pdf
- 面向SOC的層次化可測性設(shè)計方法研究.pdf
- 混合信號系統(tǒng)芯片（SoC）的可測性設(shè)計研究與應(yīng)用.pdf
- 多核CPU可測性設(shè)計關(guān)鍵技術(shù)研究.pdf
- 基于IP的VAD_SOC設(shè)計及其可測性設(shè)計研究.pdf
- SOC中IP核設(shè)計關(guān)鍵技術(shù)研究與實現(xiàn).pdf
評論
0/150
提交評論