版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、一個數(shù)字系統(tǒng)在使用的過程中要經(jīng)歷無數(shù)次的測試和診斷過程,測試和診斷要求快速,有效(故障覆蓋率高).解決問題的方法是將測試變成系統(tǒng)功能的一部分,使系統(tǒng)具有自測試能力.系統(tǒng)的高級測試通常是由軟件來實現(xiàn)的.這種方法有高度的靈活性但它不能滿足高的故障覆蓋率和診斷分辨率的要求并且測試時間很長.因此用硬件來實現(xiàn)測試結(jié)構(gòu)變得更有吸引力.在設(shè)計的初期就要考慮測試的要求,否則產(chǎn)品的重復(fù)設(shè)計和重復(fù)生產(chǎn)會延長產(chǎn)品的上市時間.這種在設(shè)計系統(tǒng)的過程中考慮測試要求
2、的方法就是可測性設(shè)計.系統(tǒng)芯片SOC(System-On-a-Chip)的特點就是利用IP(Intellectual Property)技術(shù)將一些復(fù)雜的功能單元集成到單個芯片上,實現(xiàn)相應(yīng)的系統(tǒng)功能.一個最小SOC系統(tǒng)包括可編程處理器、控制器、片上存儲器三部分.該文就著重從這三個方面出發(fā),研究模塊的可測性設(shè)計.整個測試過程要實現(xiàn)低消耗的測試,即測試時間,測試功耗,能耗,面積開支要盡可能的小,同時要保證較高的故障覆蓋率.控制器部分側(cè)重低功耗
3、,低能耗的要求,存儲器部分側(cè)重測試時間低的要求.控制器的測試是利用RTL的功能信息來觀測隨機(jī)抵抗性故障的方法來降低測試能耗的.低故障級的測試準(zhǔn)備要求結(jié)構(gòu)測試.高質(zhì)量的需求促使對傳統(tǒng)的基于數(shù)字系統(tǒng)的結(jié)構(gòu)測試和基于單個LSA故障模型的測試準(zhǔn)備進(jìn)行改進(jìn),RTL(Register Transfer Level)級的基于HDL的測試準(zhǔn)備變得十分必要了.同時由于功能測試能進(jìn)行連續(xù)測試和全速測試觀測動態(tài)故障,所以它可以作為結(jié)構(gòu)測試的補(bǔ)充提高測試有效性
4、.因此在測試的過程中要將功能測試和結(jié)構(gòu)測試相結(jié)合.嵌入式存儲器的測試是將March算法進(jìn)行改進(jìn)來測試雙端口面向字的靜態(tài)存儲器和動態(tài)存儲器.將2003年Zaid al-Ars和Ad J.van de Goor提出的單端口面向字的存儲器故障模型進(jìn)行擴(kuò)展應(yīng)用雙端口面向字的存儲器中.存儲器故障按其表現(xiàn)的強(qiáng)弱程度可分為強(qiáng)故障和弱故障.雙端口故障是由兩個端口同時操作引起的,當(dāng)兩個弱故障同時出現(xiàn)時,被激活的概率增加了.這部分主要研究所有的雙端口故障的
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- SOC中的可測性設(shè)計技術(shù).pdf
- 基于IP復(fù)用SOC的可測性設(shè)計.pdf
- SoC芯片可測性設(shè)計技術(shù)研究.pdf
- 混合信號系統(tǒng)芯片(SoC)的可測性設(shè)計研究與應(yīng)用.pdf
- SOC可測性結(jié)構(gòu)的研究與實現(xiàn).pdf
- 面向SOC的層次化可測性設(shè)計方法研究.pdf
- 基于IP的VAD_SOC設(shè)計及其可測性設(shè)計研究.pdf
- SOC可測性技術(shù)研究與實現(xiàn).pdf
- SoC可測性設(shè)計中的優(yōu)化理論分析與方法研究.pdf
- SoC中部分掃描結(jié)構(gòu)可測性設(shè)計技術(shù)研究.pdf
- 數(shù)模混合SOC芯片的可測性方案的實現(xiàn).pdf
- SoC可測性設(shè)計中低成本與低功耗測試技術(shù)研究.pdf
- 基于邊界掃描的數(shù)字系統(tǒng)可測性設(shè)計研究.pdf
- 系統(tǒng)級芯片的測試與可測性設(shè)計研究.pdf
- 或-符合邏輯系統(tǒng)的可測性設(shè)計與測試.pdf
- 集成芯片的可測性設(shè)計研究.pdf
- DSP芯片的可測性設(shè)計研究.pdf
- SoC中存儲器的可測試性設(shè)計研究.pdf
- 基于AMBA總線的系統(tǒng)芯片可測性設(shè)計結(jié)構(gòu)研究.pdf
- 基于SOC架構(gòu)的可測試性設(shè)計策略的研究.pdf
評論
0/150
提交評論