SRAM設(shè)計和Compiler技術(shù).pdf

1、隨著微電子技術(shù)的飛速發(fā)展,毫無疑問,21世紀將是信息的世紀.而半導體存儲器卻是微電子技術(shù)的基礎(chǔ).在半導體存儲器這一大家庭中,靜態(tài)存儲器由于其廣泛的應(yīng)用成為其中不可或缺的重要一員.近年來,由于便攜式設(shè)備的流行和高性能處理器的需要,作為其中重要組件的SRAMs,速度和功耗成為衡量產(chǎn)品性能的重要參數(shù),因而低功耗和高速正成為設(shè)計的主流方向.該文首先對半導體存儲器的工作原理、結(jié)構(gòu)、應(yīng)用以及國內(nèi)外發(fā)展的概況進行了綜述.然后對SRAM的存儲單元電路以

2、及外圍電路中的靈敏放大器和地址譯碼器進行了設(shè)計和模擬,在此基礎(chǔ)上,以128Kb和1Mb全CMOS SRAM設(shè)計為例,從方法學角度對同步SRAM設(shè)計中的帶時鐘分等級字線譯碼,多級靈敏放大和位線及總線平衡等技術(shù)進行了研究,并給出了相應(yīng)的Compiler算法.通過模擬,運用Compiler技術(shù)設(shè)計的SRAM在128Kbit~1Mbit密度范圍內(nèi)兼容,實現(xiàn)了高速數(shù)據(jù)讀取和較低的功耗.設(shè)計出的SRAM已應(yīng)用于專用集成電路中.對設(shè)計其它不同種類的存