捷聯(lián)導(dǎo)航計算機(jī)的數(shù)據(jù)采集系統(tǒng)設(shè)計.pdf

1、慣導(dǎo)系統(tǒng)中的捷聯(lián)慣性導(dǎo)航系統(tǒng)以自身低成本、高可靠性和低功耗等特點正在諸多領(lǐng)域取代平臺系統(tǒng),現(xiàn)已成為慣性導(dǎo)航系統(tǒng)的一大發(fā)展方向,然而傳統(tǒng)的捷聯(lián)慣導(dǎo)系統(tǒng)雖然精度高,但是成本和功耗也很高,難于在民用領(lǐng)域推廣,而民用領(lǐng)域?qū)Φ统杀?、低功耗的捷?lián)導(dǎo)航系統(tǒng)需求越來越大。為適應(yīng)微小型捷聯(lián)導(dǎo)航系統(tǒng)對導(dǎo)航性能的需求,推動基于FPGA的SOPC技術(shù)在民用導(dǎo)航領(lǐng)域的工程應(yīng)用,本文采用主從式結(jié)構(gòu),設(shè)計出一種基于單片機(jī)和可編程邏輯陣列器件(FPGA)的導(dǎo)航計算機(jī)系

2、統(tǒng),滿足了整體系統(tǒng)體積小、功耗低、實時性強(qiáng)等特點。
　　本課題重點研究了捷聯(lián)導(dǎo)航系統(tǒng)的硬件的實現(xiàn),采用MEMS慣性傳感器作為捷聯(lián)導(dǎo)航系統(tǒng)的核心敏感器件,根據(jù)MEMS慣性器件測量的原始數(shù)據(jù),結(jié)合捷聯(lián)導(dǎo)航系統(tǒng)的具體要求,設(shè)計數(shù)據(jù)采集電路及后續(xù)的導(dǎo)航解算硬件模塊,并在此基礎(chǔ)上重點研究了雙CPU間通信的方法。
　　論文所做的主要工作:
　　1.首先,本文闡述了慣性導(dǎo)航等與課題相關(guān)的背景知識,接著進(jìn)一步介紹了捷聯(lián)式慣性導(dǎo)航系統(tǒng)的

3、基本原理,緊跟著概述了MEMS慣性敏感器件的發(fā)展概況,然后說明了導(dǎo)航計算機(jī)技術(shù)的發(fā)展過程,最后論述了課題研究的意義及論文的主要工作。
　　2.介紹了在捷聯(lián)慣導(dǎo)系統(tǒng)中的核心處理器——導(dǎo)航計算機(jī),其主要任務(wù)有:
　　一,采集陀螺儀、加速度計、GPS等傳感器信號;
　　二,進(jìn)行導(dǎo)航解算與數(shù)據(jù)更新;
　　三,輸出各類導(dǎo)航信息到控制及顯示模塊。
　　然后主要論述捷聯(lián)導(dǎo)航系統(tǒng)的基本知識及工作原理,例如一部分地球參數(shù),六

4、種常用坐標(biāo)系,坐標(biāo)轉(zhuǎn)換,慣導(dǎo)系統(tǒng)的基本方程,載體的姿態(tài)方程等。本次課題中沒有涉及到GPS模塊,重點是對捷聯(lián)導(dǎo)航進(jìn)行介紹和分析。
　　3.接下來本文給出了捷聯(lián)導(dǎo)航系統(tǒng)的總體設(shè)計方案。導(dǎo)航計算機(jī)應(yīng)該保證有足夠的精度和運算速度,因此可知導(dǎo)航計算機(jī)不僅要有較好的運算能力,還應(yīng)具備較好的控制能力。首先FPGA在片內(nèi)硬件實現(xiàn)了某些算法,使得并行處理數(shù)據(jù)能力大幅提高。因而在系統(tǒng)的實時性和運算能力上得到了很好的改善,本文正是基于這種思想,提出了基

5、于單片機(jī)和FPGA組合的導(dǎo)航計算機(jī)設(shè)計方案。然后本文闡述了捷聯(lián)慣導(dǎo)系統(tǒng)的總體規(guī)劃,緊接著詳細(xì)給出了MEMS慣性器件的誤差模型和一些主要的性能指標(biāo),最后介紹了實現(xiàn)捷聯(lián)慣導(dǎo)計算機(jī)的FPGA技術(shù)和SOPC技術(shù),例如硬件描述語言,Quartus和Nios軟件基礎(chǔ)以及SOPC整個的開發(fā)流程。
　　4.介紹了基于單片機(jī)和FPGA的捷聯(lián)導(dǎo)航系統(tǒng)硬件電路設(shè)計。在導(dǎo)航計算機(jī)芯片選擇方面采用的是Altera公司的Cyclone系列芯片和STC51單片

6、機(jī);對于數(shù)據(jù)采集模塊,采用的是I2C模式;然后詳細(xì)闡述了導(dǎo)航計算機(jī)硬件平臺電源電路和存儲電路,接著講述了FPGA外圍的具體電路,比如AS模式和JTAG模式的配置,復(fù)位與時鐘電路的,FPGA與上位機(jī)通信電路等;最后重點分析單片機(jī)和FPGA之間的接口電路,利用Verilog HDL語言實現(xiàn)單片機(jī)和FPGA的并行接口,并進(jìn)行了驗證,取得了良好的傳輸效果。
　　5.捷聯(lián)導(dǎo)航計算機(jī)的軟件設(shè)計部分。此次導(dǎo)航計算機(jī)的軟件開發(fā)環(huán)境分為keil公司

7、的uVision和Altera公司的Nios II IDE環(huán)境。其次在分析系統(tǒng)的功能要求之后,得出捷聯(lián)導(dǎo)航系統(tǒng)主程序設(shè)計完成的任務(wù)有:讀取MEMS陀螺和加速度計的數(shù)據(jù),導(dǎo)航數(shù)據(jù)的解算,與外界設(shè)備的通信等;然后具體介紹了數(shù)據(jù)采集模塊和導(dǎo)航解算模塊軟件設(shè)計內(nèi)容,最后主要講述了FPGA和單片機(jī)并行通信單片機(jī)方面的軟件開發(fā)過程。
　　6.系統(tǒng)驗證調(diào)試與結(jié)果分析部分。由于本系統(tǒng)結(jié)構(gòu)較為復(fù)雜,涉及到較多的模塊,因而必須對其進(jìn)行硬件測試和軟件測