片上系統(tǒng)SOC測試結(jié)構(gòu)的研究.pdf

1、隨著集成電路制造工藝技術(shù)水平和設(shè)計能力的不斷提高，片上系統(tǒng)芯片SOC(System0nChip)作為一種高度集成的系統(tǒng)芯片以其強(qiáng)大的功能及優(yōu)越的性能優(yōu)勢已經(jīng)越來越為人們所接受。然而當(dāng)半導(dǎo)體制造技術(shù)進(jìn)入超深亞微米及超高集成度的發(fā)展階段以后，各種材料、量子物理、工藝極限、電磁串?dāng)_、可靠性問題越來越成為困擾芯片制造技術(shù)的難題。同時由于采用SOC芯片采用了大量的IP核，這就對芯片設(shè)計和測試帶來了一系列問題。如何在縮短設(shè)計周期、降低芯片成本而又不

2、損失芯片性能的前提下完成SOC系統(tǒng)芯片的測試是芯片設(shè)計工程師和測試工程師當(dāng)前所要面對的挑戰(zhàn)。本文將從實現(xiàn)IP核測試復(fù)用的角度來研究可復(fù)用IP核以及系統(tǒng)芯片SOC的測試結(jié)構(gòu)。 SOC系統(tǒng)芯片測試綜合了目前世界上最先進(jìn)也是最有效的測試技術(shù)、可測性設(shè)計方法，其中內(nèi)建自測試BIST(Built—in—Self—Test)技術(shù)也正被廣泛的應(yīng)用。而作為內(nèi)建自測試技術(shù)的核心部分線性反饋移位寄存器LFSR(LinearFeedbackShift

3、erRegisters)的設(shè)計也是業(yè)界比較熱門的一個課題。本文將介紹一種可配置的2一D線性反饋移位寄存器的原理及設(shè)計并通過其在并行和串行內(nèi)建自測試BIST中的應(yīng)用探討其比較以往傳統(tǒng)的設(shè)計的特點。 測試復(fù)用技術(shù)的關(guān)鍵是系統(tǒng)芯片SOC的測試結(jié)構(gòu)的設(shè)計，而測試結(jié)構(gòu)又包括了測試訪問機(jī)制TAM(TestAccessMechanism)和片上核測試控制的芯片級測試控制器的設(shè)計。本文在對幾種常用的測試訪問機(jī)制在設(shè)計策略方面的介紹的同時會側(cè)重討